三星将采用BSPDN打造2nm芯片 采用背面供电技术

三星在3nm工艺上引入了全新的GAAFET全环绕栅极晶体管架构，目前已成功量产。按照三星公布的半导体工艺路线图，其计划在2025年开始大规模量产2nm工艺，而更为先进的1.4nm工艺预计会在2027年量产。

据The Elec报道，三星计划使用一种成为“BSPDN（背面供电网络）”的技术，用于2nm芯片上。三星的研究员Park Byung-jae在SEDEX 2022上，就介绍了BSPDN的相关情况，表示技术从过去的高k金属栅极工艺到FinFET，接着迈向MBCFET，然后到BSPDN。相信不少人对FinFET都非常熟悉，过去被称为3D晶体管，是10nm级工艺的关键技术，而目前三星已转向GAAFET。

未来借助小芯片设计方案，可以不再在单个芯片上应用同种工艺，而是可以连接来自不同代工厂不同工艺制造的各种芯片模块，也称为3D-SOC。BSPDN可以理解为小芯片设计的演变，将逻辑电路和内存模块并在一起，与现有方案不同的是，正面将具备逻辑功能，而背面将用于供电或信号路由。

事实上，BSPDN并不是首次出现。其作为概念于2019年IMEC研讨会上被提出，2021年IEDM的一篇论文中又做了引用。据称，2nm工艺应用BSPDN，经过后端互联设计和逻辑优化，可以解决FSPDN造成的前端布线堵塞问题，将性能提高44%，功率效率提高30%。