英特尔展示多项技术突破 未来晶体管微缩面积提升30%至50%

在近日举行的2021 IEEE国际电子器件会议（IEDM）上，英特尔概述了其未来技术发展方向，介绍了在封装、晶体管和量子物理学方面的关键技术。英特尔表示，目前在全新的功率器件和内存技术上取得的重大突破，这些基于物理学新概念所衍生的新技术，在未来很可能会重新定义计算。

英特尔披露的突破性技术进展涉及三个领域的探索，会将摩尔定律延续至2025年及更远的未来。

首先，英特尔会在未来的产品中会提供更多的晶体管，为此针对核心微缩技术进行重点研究。通过采用混合键合互连中的设计、制程工艺和组装难题的解决方案，英特尔期望在封装中将互连密度提升10倍以上。为了使生态系统能从先进封装中获益，英特尔呼吁建立新的行业标准和测试程序，让混合键合芯粒（hybrid bonding chiplet）生态系统成为可能。

事实上，在今年7月份公布的最新工艺路线图中，英特尔表示通过Foveros Direct，实现向直接铜对铜键合的转变以及低电阻互连，从而实现了10微米以下的凸点间距，使3D堆叠的互连密度提高一个数量级，未来晶圆制成到封装两者之间的界限将不再那么明显，预计将于2023年在量产的产品中使用。

英特尔展望了其GAA RibbonFET（Gate-All-Around RibbonFET）技术，通过堆叠多个（CMOS）晶体管，实现高达30%至50%的逻辑微缩提升，在每平方毫米上容纳更多晶体管。这也为英特尔进入埃米时代铺平道路，未来将克服传统硅通道限制，用仅有数个原子厚度的新型材料制造晶体管，以增加每个芯片上的晶体管数量，实现更为强大的计算性能。

其次，英特尔为硅注入新功能。通过在300毫米的晶圆上首次集成氮化镓基（GaN-based）功率器件与硅基CMOS，实现了更高效的电源技术。为CPU提供低损耗、高速电能传输创造了条件，同时也减少了主板组件和空间。

英特尔还打算利用新型铁电体材料，作为下一代嵌入式DRAM技术的可行方案。新技术可提供更大内存资源和低时延读写能力，以解决目前从游戏到人工智能计算等应用中面临的负责问题。

最后，英特尔正致力于提升硅基半导体的量子计算性能。通过开发可在室温下进行高效、低功耗计算的新型器件，以逐步取代传统的MOSFET晶体管。在这次会议上，英特尔就展示了全球首款常温磁电自旋轨道（MESO）逻辑器件，未来有可能基于以纳米为尺度的磁体器件制造出新型晶体管。

目前英特尔在自旋电子材料研究方面取得进展，使器件集成研究接近实现自旋电子器件的全面实用化。此外，英特尔还展示了完整的300毫米量子比特制程工艺流程，不仅可持续微缩，而且还能与CMOS制造兼容，这也确定了英特尔未来的研究方向。

英特尔高级院士兼组件研究部门总经理Robert Chau表示，这次在会议上分享的关键研究突破将带来革命性的制程工艺和封装技术，以满足行业和社会对强大计算的无限需求。这是英特尔研发团队不懈努力的结果，未来将继续站在技术创新的最前沿，不断延续摩尔定律。