显存带宽为何成为“内存墙”

过去几代显卡的性能提升，很大程度上依赖GPU核心数量、频率和架构效率的增长。但问题在于，计算单元的算力增长速度，往往快过显存带宽和容量的增长速度。当GPU需要频繁读取纹理、几何数据、AI权重或光追加速结构时，一旦显存带宽不足，计算核心就会陷入等待，出现“算力很强、利用率却不高”的现象，这就是典型的“内存墙”。在4K/8K游戏、路径追踪和大型AI模型中，显存不仅要承受更高带宽压力，还要面对容量不足和延迟上升。GDDR7、HBM3E/HBM4虽然能带来更高带宽，但成本、功耗和发热仍然棘手。因此，突破瓶颈不能只靠堆显存，还要依靠更大缓存、数据压缩、稀疏化计算、近存计算和更智能的调度，让数据流动效率追上核心算力。

HBM与近存计算：把数据搬到更近处

HBM是当前最受关注的破局方向之一。它通过TSV硅通孔把多层DRAM垂直堆叠，再借助硅中介层与GPU核心高速互连，从而在更小面积内提供远超传统GDDR的带宽。HBM3E已经能让单颗GPU达到数TB/s级显存带宽，而HBM4将进一步拓宽接口位宽，提升能效比。更重要的是，近存计算和存内计算正在从概念走向产品：把一部分计算逻辑放进内存附近，甚至直接放进存储阵列中，减少数据在处理器与内存之间反复搬运。对于AI推理、推荐系统、科学计算和部分图形任务，这种思路有望显著降低延迟与功耗。当然，HBM仍面临良率、成本、散热和容量扩展难题，但它的持续演进说明，显卡性能瓶颈并非不可逾越，而是正在从“单纯制造问题”变成“封装与系统设计问题”。

Chiplet与先进封装：用拼片思路突破单片极限

传统GPU追求把尽可能多的核心集成在一颗单片芯片上，但这条路越来越难走。芯片面积受光罩尺寸限制，面积越大良率越低，功耗密度和散热也更难控制。Chiplet小芯片路线则把计算核心、缓存、显存控制器、I/O等模块拆开，再通过CoWoS、EMIB、Foveros、SoIC等先进封装技术重新组合。这样既能混合使用不同制程，例如计算单元用最先进节点，I/O和模拟部分用成熟节点，又能通过堆叠缓存提升游戏和AI负载的命中率。3D V-Cache已经证明，额外缓存能显著改善部分游戏帧率。未来显卡可能由多个计算芯粒、缓存芯粒和I/O芯粒构成，像拼图一样扩展规模。挑战在于，芯粒之间的互连带宽、延迟和功耗必须足够优秀，UCIe等标准正在推动生态统一。一旦这些问题缓解，显卡就能绕开单片极限，继续提升性能。

光互连与软硬协同：让带宽和能效同时跃升

当电互连在高速、长距离传输中遇到信号衰减和功耗上升时，光互连被视为下一代关键突破。硅光子和共封装光学可以把光引擎与GPU、交换芯片封装在一起，用光信号替代部分电信号，实现更高带宽、更低功耗和更远传输距离。这对于多芯粒显卡、GPU集群和超大规模AI系统尤其重要。与此同时，软件协同也在释放硬件潜力。DLSS、FSR、XeSS等AI超分技术，帧生成、显存压缩、DirectStorage、智能调度和编译器优化，都能让同一块显卡跑出更高有效性能。换句话说，未来突破性能瓶颈，不只是硬件工程师的任务，也需要驱动、API、游戏引擎和AI框架共同配合。硬件提供更宽的“路”，软件决定车流如何高效通过。光互连与软硬协同一旦成熟，显卡性能瓶颈有望从带宽、功耗和调度三个层面同时被打开。